創(chuàng)意電子(Global Unichip Corp.，GUC)宣布其 DDR4 IP 采用臺(tái)積電16nm FinFET (16FF)制程技術(shù)，并成功地通過(guò)晶片驗(yàn)證，成為創(chuàng)意電子第一個(gè)采用臺(tái)積電 16FF 制程技術(shù)的 IP。
全新的
16FF DDR4 PHY IP 運(yùn)作速度高達(dá)每秒 3.2 gigabytes (Gbps)，比 DDR3 IP 提高了
50%，而且同一速度時(shí)的功耗降低了 25 %。此 IP 完全發(fā)揮了臺(tái)積電 16FF 制程的優(yōu)勢(shì)，外部回路測(cè)試上(external
loopback)達(dá)到 3.5Gbps 的高速并且以2.7Gbps 的高速成功讀寫(xiě) 2.4Gbps 規(guī)格的 DDR4 DRAM。
此
IP 與 DDR4 DRAM 連接時(shí)，在同一速度下，相較于同一規(guī)格的 28nm DDR3 IP ，可降低 40%核心功耗。 16FF DDR4
IP 內(nèi)建 PHY 自動(dòng)訓(xùn)練模式，不但容易啟動(dòng)、可節(jié)省驗(yàn)證時(shí)間而且可使資料擷取定位(data strobe positioning)達(dá)最佳化。
此測(cè)試晶片(test
chip)采用日月光半導(dǎo)體(ASE)的覆晶封裝(FCBGA)技術(shù)以及南亞電路板(Nanya PCB)制造的多層覆晶載板(multi-layer
build up substrate)。新 IP 未來(lái)可能運(yùn)用于各種高速網(wǎng)路架構(gòu)和伺服器應(yīng)用。
